LCVCO设计-尾电感电容二次滤波
LCVCO基本原理与仿真部分请至https://vonrobert.com/2025/01/09/LC-VCO/index.html
原理图
差分管尾部加上尾电感、电容
L、C的理论取值
由于LC并联在2Fo处为高阻,所以首先取Ltail@Fo为L/2,即250pH左右,且在Fo处的Q值接近。然后推算出C的初始值为275fF,扫描C值与Z11,如下图所示,在2Fo=19.6GHz高阻时,C=265fF。
尾部2Fo谐振腔对相噪的影响
理论上尾部2w0谐振腔仅减少闪烁噪声
根据之前的计算带入到电路中,按照如下步骤进行:
(1)VCO只添加电感,扫描电感值。
(2)固定电感240pH,加入电容,相噪随尾电容变化曲线。
(3)固定电容265fF,二次谐波随尾电感变化曲线。
结果会发现相噪随频率变化的谷值并未出现在计算的谐振点。而且以上分析过于理想,在实际版图中,VCO的共模信号并非直接通过尾谐振腔流向GND。
版图级VCO的共模回路
提出问题
①毫米波频段VCO版图中VDD到VSS的距离过远,引入寄生电感过大;
②如果采用尾部2nd谐波滤波结构,很难将等效电感值做小;
版图优化:降低封装的影响
①减少decap走线寄生,减少VDD和VSS的物理距离;给尾电感留有一定优化空间;
②VDD到VSS的左右decap路径,保持对称;减少封装寄生电感带来的影响;
如这篇文献中的layout,在电感内部,电源中心抽头VDD通过decap连接到负阻管的VSS
在减少VDD到VSS的寄生后,扫描尾电感与尾电容,可以看到预期中的相噪谷值随尾电容电感的变化
当然,最后还需要带入封装文件联仿,尽可能接近实际电路工作情况。
参考文献
[1]A Low-Flicker-Noise 30-GHz Class-F23 Oscillator in 28-nm CMOS Using Implicit Resonance and Explicit Common-Mode Return Path” JSSC2018